疆亘观察｜后摩尔时代的新星：混合键合

2025-02-17ASPCMS社区 - fjmyhfvclm

全文共计：3576字

预计阅读时间：9分钟

️疆亘观察

混合键合（Hybrid Bonding）作为一种新兴的晶圆级三维集成技术，近年来在先进封装领域引起广泛关注。该技术通过将两个或多个具有金属互连和电介质表面的晶圆或芯片直接键合在一起，实现高密度、高性能的互连，从而推动了先进封装技术的发展。尤其在DRAM产业中，Hybrid Bonding已成为焦点，成为了推动下一代内存技术发展的关键。根据科创板日报和TrendForce集邦咨询的报道，随着对HBM（高带宽存储）产品日益增长的带宽需求，三大领先厂商SK海力士、三星和美光正在积极探索在HBM4 16hi产品中引入混合键合，并已确定在HBM5 20hi产品中大规模应用。

混合键合示意图资料来源：AMD，Semianalysis

️摘要

本文介绍了混合键合的原理、工艺、应用、市场空间、未来发展前景、当前进展以及关键设备等内容。

️ 正文

混合键合简述

G A G E

混合键合（Hybrid Bonding）是一种创新的半导体封装技术，主要用于高密度芯片堆叠中，尤其是在高性能计算等领域对多颗芯片垂直互联的需求日益增长的背景下。传统的微凸点技术面临着如焊料电迁移、热迁移和桥连短路等可靠性问题，这些问题使其在高I/O密度、极小尺寸堆叠的需求下显得力不从心。因此，混合键合技术应运而生，成为实现更高集成度和更高可靠性的核心路径之一。

混合键合原理：

混合键合的核心是通过多材料界面同步键合实现芯片的垂直堆叠集成。其技术关键在于铜(Cu)与二氧化硅(SiO2)两种材料的协同作用。利用化学机械抛光使铜焊盘与SiO2介电层表面达到一定平整度，通过范德华力完成初步物理吸附，随后在等离子体活化作用下，SiO2表面羟基(-OH)在室温环境中发生缩合反应，形成稳定的Si-O-Si共价键，而铜互连层则需在高温退火条件下，通过热膨胀产生的压应力促使铜原子固态扩散，最终形成高强度的Cu-Cu金属键合。这种同步键合机制不仅实现了介电层与金属层的无缝集成，还避免了传统焊料因热膨胀系数差异导致的应力集中问题，为高密度垂直互连提供了物理支撑和电气连接的双重保障。

混合键合基本原理资料来源：三星官网

混合键合的典型工艺流程包括：

晶圆准备：对需要键合的晶圆进行清洗、CMP平坦化和表面活化处理。
对准：将两个晶圆进行高精度对准，确保金属互连的精确匹配。
预键合：在室温下将两个晶圆进行初步键合，主要依靠范德华力。
退火：进行低温退火，增强介质键合强度，并促进金属互连的形成。
测试与切割：对键合后的晶圆进行电学性能测试和切割，得到最终的三维集成芯片。

Bump与混合键合对比资料来源：萨科微半导体官网

混合键合的技术优势：

互连密度大幅提升
通过混合键合，可实现更小的IO间距（pitch）以及更高密度的垂直互连（vertical interconnect）。这种高密度互连不仅提升了数据带宽，也可显著减少延迟和功耗，帮助满足高性能计算和大数据传输的需求。

先进封装IO密度资料来源：Yole

降低寄生参数（RC延迟）
传统的锡凸块、微凸块等连接方式，往往在互连层中会产生较大的寄生电阻和寄生电容，造成信号传输的损耗与延迟。混合键合采用更短、更细的金属互连路径，同时其介质层与金属层直接配合，从而有效降低RC负担，提高信号传输速度。
键合强度高，热可靠性好
金属-金属直接键合在界面上形成原子级连接，能够在更高温和更复杂的操作环境中保持稳定；同时介质-介质层的直接连接可提供良好的机械强度，有助于封装整体的可靠性和使用寿命。
封装厚度与尺寸的优化
高密度互连意味着可以减少焊球、支撑层等占用的物理空间，从而使芯片叠层在三维方向上更薄或体积更小，适合设计紧凑的多芯片封装（SiP）或三维系统封装（3DIC），可显著减小产品尺寸并提升集成度。
更灵活的工艺流程
混合键合既可用于晶圆对晶圆（Wafer to Wafer, W2W）的大规模生产，也可应用在芯粒对晶圆（Die to Wafer, D2W）或芯粒对芯粒（Die to Die, D2D）的先进封装中。不同的工艺模式可以根据具体需求平衡良率、产能与成本。
有利于新型异质集成
随着异质集成（Heterogeneous Integration）不断发展，越来越多的不同芯片、传感器、存储器等需要紧密耦合，混合键合提供了更紧凑、更高信号完整度的连接方案。在AI芯片、高性能计算、3DNAND存储和影像传感器等领域，混合键合都具备显著优势。

封装键合方式对比资料来源：Semianalysis

混合键合技术进展

G A G E

在先进封装领域，混合键合按照堆叠方式可分为Wafer to Wafer（W2W）和Die to Wafer（D2W）两类。

Wafer to Wafer混合键合

由于混合键合对于平整度、洁净度和粘合强度要求较高，因此，在半导体领域，混合键合的核心工艺通常应用在半导体前端制造Fab采用先进的前端设备进行，而非传统的后道封测厂。由于晶圆代工厂均是以晶圆为单位来进行研发与生产，配套设备更加先进成熟，因此W2W混合键合工艺相比于D2W更加成熟，主要应用在CIS，NMC（near memory computing，logic+存储），3DNAND等领域，目前已实现量产。

Wafer to Wafer hybrid bonding资料来源：AMAT

3DX-stacking示意图资料来源：长江存储官网

然而，相比于D2W，W2W混合键合因为需要键合的die尺寸完全相同，通常无法直接应用已经成熟的设计，面临增加流片次数的可能，以及为了强行达到相同面积而导致的浪费。其次，由于是以晶圆为单位做键合，过程中无法剔除损坏的die，可能导致good die bonding to bad die，造成资源浪费。由于应用于HBM中的DRAM良率通常不足80%，因此W2W混合键合由于成本过高无法应用于HBM封装，且W2W通常只应用于异构集成，无法使用在异质集成中，综合而言，市场潜力不及D2W混合键合。

Die to Wafer混合键合

D2W意味着将单个裸片（die）与一个完整的晶圆（wafer）进行键合。不同于晶圆与晶圆之间的堆叠，D2W通常用于更高密度、更精确的集成。D2W混合键合相较于W2W的主要优势体现在灵活性和成本效益上。首先，D2W允许将不同尺寸、工艺节点的芯片（如逻辑芯片与存储芯片）选择性集成到同一晶圆上，从而支持异构集成和定制化设计，避免了W2W因整片晶圆键合导致的良率损失问题（例如一片晶圆存在缺陷时，仅影响单个芯片而非整片）。此外，D2W可通过分步测试筛选合格芯片再进行键合，降低了整体成本。这种特性使其在先进封装（如3D堆叠）中更具适应性，尤其适用于需要整合多来源芯片的高性能计算场景。

Die to Wafer hybrid bonding资料来源：AMAT

然而，D2W混合键合的技术实现难度更高，主要体现在亚微米级对准精度和界面共面性控制两大挑战。首先，单个芯片在高速拾取、转移和键合过程中需实现<1um的对准误差（而W2W通常依赖整片晶圆的全局对准），这对机械定位系统和热形变补偿算法提出极限要求。其次，芯片与晶圆表面纳米级粗糙度的协同优化需克服分步键合中的界面分层风险，而芯片边缘的应力集中效应会加剧键合失效概率。这些因素导致D2W的工艺窗口比W2W窄50%以上，需开发新型等离子体活化工艺和自适应键合压力控制技术才能实现可靠量产。

当前，D2W（芯片到晶圆）混合键合技术虽未完全成熟，但已成为先进封装领域的重要发展方向。从市场格局来看，BEIS凭借其设备的高良率占据核心地位，其设备已实现10μm以下的连接点间距、0.5-0.1μm的对准精度以及1万~100万连接点/mm²的密度，而单台设备价值量也因技术升级大幅提升，例如Besi的混合键合设备单价达150-250万美元，远超传统固晶机的50万美元。产业应用方面，AMD的MI300系列AI芯片通过台积电SoIC平台结合CoWoS封装实现了12颗晶粒的Chiplet堆叠，苹果M5系列芯片也计划采用同类技术，推动台积电SoIC产能从2023年底的2000片/月快速扩增至2025年的1.4万片/月以上。

尽管技术潜力显著，D2W混合键合仍面临挑战。一方面，晶圆级（W2W）技术因工艺成熟度更高，目前仍是主流。另一方面，D2W需克服芯片与晶圆的高精度对准难题，且整体良率受限于芯片与晶圆良率的乘积效应。

混合键合市场与展望

G A G E

混合键合技术的未来展望呈现多维度的爆发式增长态势。从市场规模来看，混合键合技术市场正以显著增速扩张，Business Research预计将从2024年的2亿美元攀升至2033年的7亿美元（CAGR 15.2%），而设备市场作为核心环节，Besi根据中性假设下，2030年需求总量预计达1400台，累计市场规模预计突破28亿欧元。这一增长主要由AI算力需求驱动，其在高密度集成、低功耗传输上的优势使其成为3D封装的关键技术，尤其在高性能计算和存储领域，如英特尔计划在2024年通过Foveros平台实现逻辑芯片与互连器的混合键合，海力士则拟在HBM4中率先应用该技术以突破16层堆叠瓶颈。

全球混合键合市场规模资料来源：Business Research

技术应用方面，混合键合正在从图像传感器、存储器向更复杂的逻辑芯片领域渗透。Yole预测，到2028年混合键合在HBM制造中的渗透率将达36%，同时逻辑端应用如SoIC 3D Chiplet、SRAM+Logic堆叠及GAA背面供电方案加速落地。技术迭代方面，设备性能持续突破，当前Besi设备已实现10μm间距和0.1μm级对准精度，而Adeia等企业正研发新一代方案以应对AI芯片对100万连接点/mm²密度的需求。

HBM混合键合占比资料来源：Yole

产业链竞争格局呈现全球化与本土化并进趋势。国际巨头如AMAT、ASMPT通过并购加速技术整合，而中国厂商拓荆科技、华卓精科已在关键设备领域取得突破，配合国家第三代半导体创新中心的建设，正逐步构建本土化供应链。随着2030年全球数据中心能效需求提升至现有水平的10倍，混合键合作为实现“算力-功耗-体积”三角平衡的核心技术，将成为半导体产业持续进化的战略支点。